来源:
ddr3内存采用了odt(核心整合终结器)技术以及用于优化性能的emrs技术,同时也允许输入时钟异步。在针脚定义方面,ddr3表现出很强的独立性,甚至敢于彻底抛弃tsopii与mbga封装形式,采用更为先进的fbga封装。ddr iii内存用了0.08微米制造工艺制造,将工作在1.5v的电压下。
|
ddr3
|
ddr2
|
电压 vdd/vddq
|
1.5v/1.5v ( /-0.075)
|
1.8v/1.8v ( /-0.1)
|
i/o接口
|
sstl_15
|
sstl_18
|
数据传输率(mbps)
|
800/1066/1333/1600
|
400/533/667/800
|
容量标准
|
512mb-8gb
|
256mb-4gb
|
cl(cas潜伏期)
|
5/6/7/8/9/10/11
|
3/4/5/6
|
al(附加潜伏期)
|
0/cl-1/cl-2
|
0/1/2/3/4
|
rl(读取潜伏期)
|
al cl
|
al cl
|
wl(写入潜伏期)
|
al cwl cwl=5/6/7/8
|
rl-1
|
预取设计(bit)
|
8
|
4
|
逻辑bank数量
|
8(512mb/1gb/2gb/4gb/8gb)
16 |
4(256mb/512mb)
8(1gb/2gb/4gb) |
突发长度
|
bc4/bl8
|
bl4/bl8
|
封装
|
fbga
78-ball:x4/x8 96-ball:x16 |
fbga
60-ball:x4/x8 84-ball:x16 |
引脚标准
|
240pin dimm
|
240pin dimm
|